九九福利影院-九九国产视频-九九国产在线观看-九九国内精品-九九精品-九九精品久久-九九精品免费观看-九九精品免费视频

隨著電子科學技術的飛速發展，信號的傳播速度也從最初的幾赫茲到現代通訊太赫茲技術，特別是射頻微波信號傳輸過程中會出現各種損耗和衰減等問題。如何從信號源、傳輸介質、接收端等方面改善和提高信號傳輸的質量已是當下硬件工程師的一大難題。本篇將從信號的傳輸介質逐步深入淺出的探討信號在傳輸線的傳輸，并結合部分案例講解不同網絡下的阻抗網絡匹配。

作為硬件工程師經常提起的傳輸線這一術語，簡單的來講傳輸線是由兩條一定長度的導線組成的，傳輸線作為一種介質將信號從一端傳導到另一端。將一條稱為信號路徑，另一條稱為參考路徑（有時也稱為返回路徑）。那如何才能更好更準確的理解傳輸線呢？一般有兩種方法，一種是從電路的角度出發去討論信號傳輸的阻抗，另一個從場的角度討論傳輸的電磁場變化。

一、傳輸線阻抗理論：

首先討論一個簡單的問題：傳輸線中信號的傳輸速度取決于導體中電子的速度嗎？這個問題作為初學者常常會犯錯。其實信號傳輸是傳輸介質中無數個自由電子的整體傳遞，并非某一個電子從傳輸線的一頭移動到另一頭。以常見的銅導線為例自由電子的速度約1cm/s，而常見的銅導線中信號的速度10^8m/s。那么對于一個信號在傳輸線中傳播速度到底與哪些因素相關，從麥克斯韋方程組推導可得電磁場變化（或場鏈）的速度：

其中，?0為自由空間的介電常數（8.89*10^-12 F/m），表示材料的相對介電常數，μ0表示自由空間的磁導率（4π*10^-7 H/m）,μr表示材料的相對磁導率（幾乎所有的互連材料及不含鐵磁體材料的聚合物，其磁導率都為1）。

從物理學中，引入另外一個概念時延TD來表示信號的傳播，它與互連線長度的關系為：

經驗值：

當信號在FR4上長為6in的互連線中傳輸時，時延約為1ns；

時延遲速率約為1/6 in/ns=0.166ns/in(170ps/in)；

對應0.5in長的BGA引線的連線時延為170ps/in * 0.5 in =85ps。

上述內容從電磁場的角度說明傳輸線的傳輸速度和時延，下面按照電學的角度即電阻（對于信號稱作阻抗）來說明信號的傳播。在信號完整信號中把信號每一步所感受到的阻抗稱為瞬時阻抗，對于互聯特征一致即均勻傳輸線又稱為特征阻抗。

傳輸線的零階模型把傳輸線的信號路徑和返回路徑等效一系列的電容器組成，對于均勻傳輸線，傳輸線的阻抗由橫截面積和材質決定。

代入公式（2）可得，

其中，CL 表示單位長度電容量，v表示材料中的光速，?0為自由空間的介電常數（8.89*10^-12F/m）。

經驗值：

對于介電常數為4，單位長度電容為3.3pF/in的傳輸線，特征阻抗為

對于非理想即非恒定瞬時阻抗，引入傳輸線的一階模型來計算傳輸線的阻抗。一階模型把信號路徑和返回路徑導線的每一小節描述成小電容+小電感，每兩個小電容被一個小回路電感隔開

傳輸線的總長度Len，總電容和總電感為:

傳輸線的時延和傳播速度:

傳輸線的特征阻抗：

經驗值：

傳輸線的特征阻抗為50Ω，介電常數為4，單位長度電容為：CL=83/50*2=3.3pF/in；

傳輸線的特征阻抗為50Ω，介電常數為4，單位長度電容為：LL=0.083* 50*2=8.3pF/in。

對于FR4板的微帶線和帶狀線，IPC推薦的通用近似式為：

微帶線阻抗：

帶狀線阻抗：

同軸線阻抗：

經驗值：

對于FR4微帶線,50Ω的特征阻抗其線寬等于介質厚度的兩倍，同樣對于50Ω特征阻抗帶狀線其兩平面間的總結之厚度等于線寬的兩倍。

如果想獲得更準確的計算特征阻抗還可以采用仿真求解方式即二維場求解器，它也是通過對傳輸線LC模型劃分來求解，對于信號上升沿為RT，信號帶寬BWsig=0.35/RT. 如果傳輸線的時延為TD,并用n節集總線電路模型來近似，則必須確保模型的帶寬BWmodel應至少大于信號的帶寬BWsig。

經驗值：

當確定上升時間RT時，FR4中信號的速度大約時6in/ns，n節LC集總線模型到達到足夠的帶寬，每一節LC電路對應的線長必須小于1.7*RT in。

二、不同端接方式阻抗：

在電學中，把對電路中電流所起的阻礙作用叫做阻抗，它是一個復數。用Z表示。

具體說來阻抗可分為兩個部分，電阻（實部）和電抗（虛部）。其中電抗又包括容抗和感抗，由電容引起的電流阻礙稱為容抗，由電感引起的電流阻礙稱為感抗。

硬件工程師大都遇到過匹配阻抗的問題，通俗的講，阻抗匹配的目的是確保能實現信號或能量從“信號源”到“負載”的有效傳送。其最最理想模型當然是希望Source端的輸出阻抗為50歐姆，傳輸線的阻抗為50歐姆，Load端的輸入阻抗也是50歐姆，一路50歐姆下去，這是最理想的。

然而實際情況是：源端阻抗不會是50ohm，負載端阻抗也不會是50ohm，這個時候就需要若干個阻抗匹配電路而匹配電路就是由電阻、電容和電感所構成，這個時候就需要使用電組、電容和電感來進行阻抗匹配電路調試，以達到RF性能最優。

阻抗匹配的方法主要有兩種：

? 改變阻抗力就是通過電容、電感與負載的串并聯調整負載阻抗值，以達到源和負載阻抗匹配。

? 調整傳輸線是加長源和負載間的距離，配合電容和電感把阻抗力調整為零。此時信號不會發生發射，能量都能被負載吸收。

高速PCB布線中，一般把數字信號的走線阻抗設計為50歐姆。一般規定同軸電纜基帶50歐姆，頻帶75歐姆，對絞線（差分）為85-100歐姆。在高速數字電路系統中，電路數據傳輸線上阻抗如果不匹配會引起數據信號反射，造成過沖、下沖和振鈴等信號畸變，當然信號沿傳輸線傳播過程當中，如果傳輸線上各處具有一致的信號傳播速度，并且單位長度上的電容也一樣，那么信號在傳播過程中總是看到完全一致的瞬間阻抗。

減小反射的方法是根據傳輸線的特性阻抗在其發送端串聯端接使源阻抗與傳輸線阻抗匹配或者在接收端并聯端接使負載阻抗與傳輸線阻抗匹配，從而使源反射系數或者負載反射系數為零。常用的端接方式為：串聯端接、并聯端接、戴維南端接、RC網絡端接、肖特基并聯端接等。

v 串聯端接：

在信號源端阻抗低于傳輸線特征阻抗的條件下，在信號的源端和傳輸線之間串接一個電阻R，使源端的輸出阻抗與傳輸線的特征阻抗相匹配，抑制從負載端反射回來的信號發生再次反射。串聯匹配是最常用的終端匹配方法。它的優點是功耗小，不會給驅動器帶來額外的直流負載，也不會在信號和地之間引入額外的阻抗，而且只需要一個電阻元件。常見應用一般的CMOS、TTL電路的阻抗匹配。USB信號也采樣這種方法做阻抗匹配。

串聯端接拓撲圖，在傳輸線中串聯電阻改善傳輸線阻抗與源端/負載端阻抗一致。

從仿真結果可以看到，阻抗匹配后信號傳輸無明顯過沖現象。

v 并聯端接：

在信號源端阻抗很小的情況下，通過增加并聯電阻使負載端輸入阻抗與傳輸線的特征阻抗相匹配，達到消除負載端反射的目的。并聯終端匹配優點是簡單易行，顯而易見的缺點是會帶來直流功耗：單電阻方式的直流功耗與信號的占空比緊密相關；雙電阻方式則無論信號是高電平還是低電平都有直流功耗，但電流比單電阻方式少一半。常見應用以高速信號DDR 應用較多。

并聯端接拓撲圖，在傳輸線并聯上拉或者下拉電阻保證傳輸線阻抗與源端/負載端阻抗一致。

從仿真結果可以看到，并聯端接可以改善高/低電平。

v 戴維南端接：

上拉端接會拉高低電平，下拉端接會降低高電平，這兩種端接方式雖然都可以抑制過沖和振鈴，但同時也會減小信號裕量，如果使用不當還會造成信號電平的誤觸發。戴維南端接方式既可以抑制過沖，又沒有這些缺陷。常見應用以DDR2地址、控制命令等信號。

戴維南端接拓撲圖，在傳輸線上拉和下拉電阻改善傳輸線阻抗與源端/負載端阻抗一致：

從仿真結果可以看到，戴維南端接可以同時改善同是高/低電平。

v RC端接：

RC端接也叫AC端接，其實就是在并聯端接的基礎上增加了一個電容，電容一般采用0.1uF多層陶瓷電容，由于電容通低頻阻高頻的作用，因此電阻不是驅動源的直流負載，故這種端接方式無任何直流功耗，交流功耗也非常小，該端接主要用于時鐘電路。常見在激光驅動LD-環路中為了一致寄生電感產生的上升沿過沖問題，在回路中增加RC端接。

RC端接拓撲圖，在傳輸線下拉RC串聯電路改善傳輸線阻抗與源端/負載端阻抗一致：

從仿真結果可以看到，RC端接選擇合適的RC值可以改善信號傳輸的過沖。

v 肖特基并聯端接：

肖特基端接是在戴維南端接中將電阻換為肖特二極管并聯端接，通常應用在器件內部。現在很多器件自帶有輸入保護二極管，該端接能有效減小信號過沖和下沖，但并不能消除反射;同時二極管的開關速度會限制響應時間，所以較高速系統不合適,一般應用與低速電路中。

肖特基并聯端接拓撲圖，在傳輸線路中并聯上拉和下拉兩個肖特二極管。

從仿真結果可以看到，肖特基并聯端接選擇合適鉗位電壓改善信號傳輸的過沖。

三、固定阻抗衰減器:

前面兩小節討論了傳輸線的阻抗理論計算和傳輸線阻抗的匹配，在實際工作應用中經常會遇到即需要滿足設計要求達到信號衰減并同時滿足阻抗匹配要求，這時就需要一種方便通用的固定阻抗衰減器（π型衰減器）。它主要作用是對信號進行衰減處理和阻抗匹配，同時滿足調整負載功率和抑制信號反射。

衰減器對信號功率進行衰減必須進行阻抗匹配，不然就會形成駐波或者反射。所以衰減器的輸入端要與信號源的輸出阻抗（內阻）匹配；輸出端要與負載阻抗匹配；負載阻抗要和傳輸線的特征阻抗相等，此時的傳輸不會產生反射，這表明所有能量都被負載吸收了。所以輸入阻抗、輸出阻抗、信號源內阻、負載阻抗、線路特征阻抗皆為50Ω。

π型衰減器拓撲圖，在源端和負載端串聯一個電阻同時在源端和負載端同時下拉相同電阻。

其中RL為負載電阻，r為信號源內阻；

推導可得：

在高速電路的數據采集電路中，源端信號為一個寬輸入信號，接收端為高帶寬高采樣率的高度信號采集卡，而對于CMOS電路而言熟知的帶寬增益積為固定值。高速高精度采集卡輸入范圍比較小，這時為了更好的匹配源端和后端信號，需要對于源端信號做前級調理AFE電路，下圖摘自TI官網的某個AFE典型應用電路。

從電路圖中可以看到輸入阻抗為50歐姆，DC耦合和AC耦合通道首先經過DPDT1開關選擇后到DPDT2/3/4不同通道的差分π型衰減器做信號匹配和衰減后從DPDT5輸出阻抗差分阻抗為100Ω（單端為50Ω）。

對上述AFE電路做參數提取，即為一個標準的單端π型網絡。

按照2:1衰減路徑計算，輸入輸出阻抗為50Ω，代入公式（22）（23）可得：

常用固定衰減器還有L型、T型、X型和橋T型等幾種結構，計算方案與π型衰減器類似，這里不再贅述。

總結一下，對于高速信號傳輸而言既要扎實學習各部分理論知識和概念，也要在學習工作中總結經驗熟練仿真軟件，從電路和電磁場角度不斷深入求索才能逐步得心應手。